技术文库

如何不变更设计，快速降低MOSFET的导通阻抗RDS(on)

MOSFET在电子产品扮演「开关插座」的角色由来已久，来自于它具备高开关切换速度，低输入阻抗与低功率耗损之特性，不仅可承受大电流、亦可提高电路转换效率，也使得MOSFET成为功率组件中的重要角色。

而各家MOSFET厂商也都以追求高效率的电力转换、低功率耗损为目标。为达此一目标的快捷方式，就是降低RDS(on)(导通阻抗)。

如何不变更设计，快速降低MOSFET的RDS(on)

速读RDS(on)(导通阻抗)

RDS(on)是由幾個阻抗形成，分別是源極端(Source)的接點阻抗Rcs、N+本身阻抗Rn+、通道的阻抗Rchannel、聚積(Accumulation)區的阻抗Ra、場效區(JFET region)的阻抗RJFET、漂移區(Drift region)的阻抗Rd、基材阻抗Rsub、洩極端(Drain)的接點阻抗Rcd、封裝阻值總和Rpack。

一、 从硅工艺(Si Process)和设计端(Design)着手

此方式是过去10年来一直在努力的，ProPowertek宜锦观察发现，从各家MOSFET大厂，在这几年也都开发出不同型式的低导通阻抗MOSFET，例如英飞凌(Infenion)的CoolMOS利用多层磊晶堆栈技术；意法半导体(STMicroelectronics)的MDMesh、东芝(Toshiba)的DTMOS、 快捷半导体(Fairchild)的SuperMOS都是利用深沟槽回填技术；而安森美(OnSemi)的UltiMOS则是利用深沟槽回填搭配Liner oxide的设计，去形成Super Junction，来提高N-type Epi的浓度，却又维持空乏区的深度，让RDS(on)可以获得降低。特别是英飞凌的CoolMOS在1998年推出到现在，一直都是深受业界肯定的，在过去三年期间己出货超过16亿颗 (註一)。

二、 从封装(Package)端改善

三、 从降低芯片本身厚度下手

如前所述RDS(on)是由一连串的阻值加总所决定，其中有一部份是由Rsub所决定，而Rsub则和晶圆本身的掺杂浓度和厚度相关，藉由降低芯片本身厚度， 可以降低RDS(on)(导通阻抗)，因此在近年来市场上也开始使用「晶圆减薄」技术来将晶圆的厚度降低。

对于第三点降低芯片的厚度，ProPowertek宜錦科技的「MOSFET晶圆后端工艺整合服务」，可以「晶圆减薄」。而「晶圆减薄」，要做到很薄、很精准的薄度是有技术门坎的。首先，针对要做到很薄，就有相当难度， 当晶圆减薄后，晶圆的边缘容易翘曲，而造成后续的工艺处理的困难，晶圆极可能因为翘曲，在传送时撞击而破片，或是无法因为翘曲而进行手动上片导致破片，为了克服此项难度，ProPowertek宜锦科技使用太鼓技术(Taiko)，透过局部的精密研磨，将旁边留下太鼓环，此太鼓环类似于鼓框，将晶圆边缘支撑住，使得晶圆不会翘曲。而目前减薄到50微米(um) 工艺已为多家客户进行量产，良率亦可达到99.5%。目前针对太鼓技术37.5微米(um)也己开始进行小量客户验证及测试中、25微米(um) 工艺也己在进行工程研发及验证中。

而在要做到很「精准」的减薄数据，ProPowertek宜锦了解客户需求，要求晶圆减薄的数据来到100微米(um)，和50微米(um)，以达到降低RDS(on)(导通阻抗)的目标。为此，ProPowertek宜锦搭配蚀刻技术，将晶圆的总厚度分布(TTV, Total Thickness Variation) 精准控制在3微米(um)，达到很好的均匀性。此外，我们也发现，在相同测试条件，及相同组件设计下，仅仅只是将晶圆厚度从100微米(um)降低到50微米(um)，RDS(on)(导通阻抗)便可有效降低了19% (注二)。此种作法完全不须更改设计，或是晶圆代工厂和后段封装厂之生产条件。

图说: ProPowertek宜锦藉由晶圆减薄技术，将晶圆厚度从100微米(um)降低到50微米(um)，立刻协助客户降低Power MOSFET的导通阻抗RDS(on) 19%。

当然，ProPowertek宜锦也持续钻研减薄技术，目前已完成15um减薄技术，从图中可见到硅芯片薄如蝉翼，甚至是可以透光，在白光光源照射下，芯片有红光发出。若是后续客户有此需求，ProPowertek宜锦可以配合客户进行后续的工程开发，为客户提供Power MOSFET更低的导通阻抗。

观看15um晶圆减薄影像，请点选上方影片，若无法观看请点此连结: https://pse.is/Waferthintw